

ĐẠI HỌC BÁCH KHOA HÀ NỘI
TRƯỜNG ĐIỆN - ĐIỆN TỬ

BÁO CÁO

ĐỒ ÁN CHUYÊN NGÀNH II

**Nghiên cứu, thiết kế và chế tạo hệ thống phân tích đáp ứng
tần số và đánh giá chất lượng mạch khuếch đại**

Sinh viên thực hiện: Nguyễn Duy Anh – 20241652E
Nguyễn Văn Dương – 20241713E

Người hướng dẫn: TS. Đào Việt Hùng

Hà Nội, 4-2026

MỤC LỤC

DANH MỤC TỪ VIẾT TẮT	iii
1 MỞ ĐẦU	1
1.1 Lý do chọn đề tài	1
1.2 Mục tiêu nghiên cứu	1
2 TỔNG QUAN VÀ KIẾN TRÚC HỆ THỐNG	2
2.1 Kiến trúc tổng thể của hệ thống Analyzer	2
2.2 Nghiên cứu hạ tầng ADC / DAC	2
3 THIẾT KẾ PHẦN CỨNG MẠCH ĐO	3
3.1 Lựa chọn linh kiện	3
3.2 Cấu trúc sơ đồ nguyên lý phần cứng	3
4 THIẾT KẾ PHẦN MỀM GIAO DIỆN (SOFTWARE & DSP)	5
4.1 Thiết kế Kiến trúc Giao diện UI/UX	5
4.2 Xây dựng bộ DSP Core xử lý tín hiệu	5
4.2.1 Thuật toán tính Hệ số khuếch đại (Gain Calculation)	6
4.2.2 Thuật toán Tương quan chéo đo Phase (Cross-Correlation)	6
4.3 Giao thức truyền thông giữa Máy tính và Vi điều khiển	6
4.3.1 Cấu trúc gói tin (Packet Structure)	7
4.3.2 Định nghĩa các loại khung dữ liệu (Frame Types)	7
4.3.3 Cơ chế kiểm soát lỗi	7
4.3.4 Xử lý luồng dữ liệu và Hiển thị đồ họa	7
TÀI LIỆU THAM KHẢO	8

DANH MỤC HÌNH VẼ

4.1	Giao diện chính - Chế độ Trực quan dạng sóng và Phân tích phổ	5
4.2	Giao diện chính - Chế độ Quét dải tần và Đồ thị Bode	6

DANH MỤC TỪ VIẾT TẮT

Viết tắt	Dạng đầy đủ	Giải nghĩa
ADC	Analog-to-Digital Converter	Bộ chuyển đổi tương tự sang số
DAC	Digital-to-Analog Converter	Bộ chuyển đổi số sang tương tự
DDS	Direct Digital Synthesis	Kỹ thuật tổng hợp tần số trực tiếp
DSP	Digital Signal Processing	Xử lý tín hiệu số
DUT	Device Under Test	Thiết bị/Khối mạch cần đo kiểm
FFT	Fast Fourier Transform	Phép biến đổi Fourier nhanh
GUI	Graphical User Interface	Giao diện người dùng đồ họa
MCU	Microcontroller Unit	Khối vi điều khiển

1. MỞ ĐẦU

1.1 Lý do chọn đề tài

Trong kỹ thuật điện tử, việc phân tích đặc tính đáp ứng tần số của mạch khuếch đại là vô cùng quan trọng. Khả năng đánh giá chính xác các tham số phân tích như hệ số khuếch đại thế (Gain) và độ lệch pha (Phase Shift) giúp cho các kỹ sư có cái nhìn trực quan về thiết kế mạch in hiện có. Tuy nhiên, các thiết bị Signal Analyzer chuyên dụng hiện trường thường có mức giá khá cao và đồ sộ. Do đó, đề tài "*Nghiên cứu, thiết kế và chế tạo hệ thống phân tích đáp ứng tần số và đánh giá chất lượng mạch khuếch đại*" được nhóm đặt ra nhằm hướng tới việc nắm vững kỹ thuật, phát triển được một công cụ đo lường linh hoạt kết hợp giữa vi điều khiển nhúng với phần mềm tính toán.

1.2 Mục tiêu nghiên cứu

Báo cáo này tập trung vào các mục tiêu thiết kế ban đầu sau:

- Đề xuất kiến trúc phần cứng tích hợp vi điều khiển hiệu năng cao, trang bị bộ chuyển đổi tương tự - số (ADC) tin cậy nhằm xử lý khối lượng lớn dữ liệu.
- Ứng dụng dải chuyển đổi DAC tĩnh trong vi điều khiển để tạo sóng kích thích. Thiết kế mạch giao tiếp Analog Front-End chuẩn mực sử dụng mạng phân áp tự động (Auto-Ranging) kết hợp dịch mức điện áp (DC Bias) nhằm tối ưu hóa sai số lượng tử của bộ ADC.
- Phát triển phần mềm giao diện máy tính trực quan, hỗ trợ tính toán độ lệch pha, hệ số khuếch đại (Gain), biểu diễn đồ thị Bode và thực hiện phân tích phổ FFT dựa trên dữ liệu lấy mẫu.

2. TỔNG QUAN VÀ KIẾN TRÚC HỆ THỐNG

2.1 Kiến trúc tổng thể của hệ thống Analyzer

Dựa trên yêu cầu của thực tiễn đo tín hiệu, kiến trúc hệ thống đề xuất bao gồm 4 khối chức năng chính yếu sau đây:

- **Khối phát tín hiệu (TX):** Khai thác bộ DAC 12-bit nội bộ của STM32 kết hợp mạch lọc thông thấp (Reconstruction Filter) và mạch khuếch đại đệm nhằm loại bỏ hiện tượng răng cưa (Aliasing), cung cấp tín hiệu kích thích dạng hình sin có độ tuyến tính cao.
- **Khối ghép nối và kiểm chuẩn (DUT):** Vị trí ghép nối điện trở đầu vào và đầu ra của mạch khuếch đại cần đo lường.
- **Khối thu tín hiệu (RX - Data Acquisition):** Triển khai cấu trúc tự động điều chỉnh thang đo (Auto-Ranging PGA) sử dụng IC chuyển mạch tương tự (Analog Switch) và mạng điện trở. Cơ cấu này chuẩn hóa đa dạng biên độ tín hiệu đầu vào về dải điện áp $0.3V - 3.0V$, đồng thời tích cực bảo vệ ngõ vào vi điều khiển bằng diode kẹp áp (Clamping diode) nhằm ngăn chặn quá áp đột biến.
- **Khối xử lý trung tâm (MCU):** Chịu trách nhiệm điều phối luồng dữ liệu, thực thi cơ cấu quét dải tần số liên tục, tổng hợp chuỗi mẫu qua bộ ADC nội và đồng bộ gói dữ liệu về giao diện máy tính cục bộ.

2.2 Nghiên cứu hạ tầng ADC / DAC

Việc lựa chọn sử dụng phần cứng trung gian ADC và DAC bắt buộc độ nhiễu loạn cực thấp. Đối với **bộ thu ADC**, hệ thống đòi hỏi một cơ cấu lấy mẫu (Sampling) đủ tốc lớn để thỏa mãn định lý Nyquist cũng như bảo toàn biên dạng phân tử tần số cao mà không xảy ra méo mó, biến dạng khi chuyển qua digital.

3. THIẾT KẾ PHẦN CỨNG MẠCH ĐO

3.1 Lựa chọn linh kiện

Với mục đích đáp ứng chu trình tốc độ cao trong xử lý tín hiệu thực, nhóm nghiên cứu đã lựa chọn các thành phần phần cứng tiêu chuẩn và tối ưu nhất cho hệ thống. Danh mục linh kiện chính được tổng hợp trong Bảng 3.1.

Bảng 3.1: Danh mục linh kiện chủ chốt của hệ thống

STT	Tên linh kiện	Thông số / Mã hiệu	SL	Ghi chú / Vai trò
1	Vi điều khiển	STM32F407VET6	1	168MHz, 3xADC, 2xDAC
2	Analog Switch	TMUX1072 (TI)	2	SPDTx2, BW=200MHz, OVP
3	Op-Amp RRIO	TLV9001 / LMV321	4	Sallen-Key LPF, Bias, Buffer
4	Schottky Diode	BAT54	4	Kẹp áp (Clamp) bảo vệ (Vf thấp)
5	Ultra-low LDO	TPS7A02 (TI)	1	Cấp nguồn riêng cho VDDA (Analog)
6	Ferrite Bead	600 Ω @ 100 MHz	1	Lọc nhiễu cao tần cho MCU
7	Tụ điện C0G/NP0	10nF, 22pF	v.v	Bắt buộc cho lọc Sallen-Key
8	Điện trở chính xác	10k Ω , 90k Ω , 990k Ω	v.v	Sai số 1% cho mạng phân áp
9	Thạch anh	8 MHz (HSE)	1	Nguồn xung nhịp ổn định cho MCU
10	Giắc tín hiệu	BNC / USB Type-C	3	Kết nối tín hiệu và truyền dữ liệu

- **Vi điều khiển trung tâm (STM32F407VET6):** Việc sử dụng vi điều khiển STM32F407 cung cấp hiệu suất vượt trội thông qua kiến trúc ADC lấy mẫu đồng thời (Dual Simultaneous Mode). Chế độ này cho phép bộ ADC1 và ADC2 hoạt động song song tuyệt đối, lấy mẫu đồng thời hai kênh tín hiệu tham chiếu và tín hiệu phản hồi. Điều này giúp loại bỏ triệt để sai số pha do độ trễ thời gian lấy mẫu giữa các kênh, đảm bảo độ chính xác cho các thuật toán tính toán Magnitude và Phase tại tần số lên đến 500kHz.
- **Cấu trúc Analog Front-End (AFE) mở rộng:** Phương pháp sử dụng phối hợp DAC 12-bit tích hợp sẵn cùng mạch lọc khôi phục tín hiệu (Reconstruction Filter) hỗ trợ loại trừ sai số tần số cao. Giải pháp này cải thiện độ ổn định và giảm thiểu tính phân mảnh của board mạch in (PCB) so với kiến trúc vi sai mô-đun SPI.
- **Khối bảo vệ đầu vào và mạch dịch mức tuyến tính:** Tín hiệu tiếp nhận từ đối tượng đo lường được không chế biên độ điện thế, theo sau là khối điều khiển Auto-ranging. Bằng sự thiết lập cố định cấu hình của khối Op-Amp hoạt động tạo dịch mức không đổi +1.65V DC, tín hiệu dao động được đối chiếu ổn định trong thiết kế cực hạn 0.3V – 3.0V, tối ưu thông số sai mức lượng tử trên toàn đồ thị đo thực nghiệm.

3.2 Cấu trúc sơ đồ nguyên lý phần cứng

Thiết kế sơ đồ nguyên lý cơ sở bao quát trọn bộ cả hệ khối phát và khối thu...

— SẼ BỔ SUNG HÌNH ẢNH SCHEMATIC SAU KHI VẼ XONG TRONG GIAI ĐOẠN TỚI


4. THIẾT KẾ PHẦN MỀM GIAO DIỆN (SOFTWARE & DSP)

Bên cạnh phần lý thuyết linh kiện, giao diện lập trình điều khiển trên Desktop PC đóng vai trò cốt lõi trong việc trình bày trực quan và thực thi các thuật toán phân tích chuyên sâu.

4.1 Thiết kế Kiến trúc Giao diện UI/UX

Nền tảng phần mềm đã được cấu trúc hoàn chỉnh sử dụng thư viện PyQt6 và pyqtgraph bằng Python. Kiến trúc phần mềm tách biệt phân khu quản trị thông minh, cho phép thu gọn thành 2 chế độ (Mode) đo chính:


- **Chế độ Single Tone / Passive Oscilloscope:** Nhận dữ liệu thu trực tiếp theo time-domain thời gian thực, đáp ứng khảo sát dạng sóng hiện thuần.
- **Chế độ Network Analyzer (Bode Sweep):** Thực thi thuật toán Quét dải tần tự động, đưa thông số phản hồi về thành ma trận tính toán Bode (Đồ thị Magnitude/Phase).



Hình 4.1: Giao diện chính - Chế độ Trực quan dạng sóng và Phân tích phổ

4.2 Xây dựng bộ DSP Core xử lý tín hiệu

Toàn bộ thuật toán lõi đã được xây dựng và mô phỏng xác thực bằng dữ liệu hệ đa phân kì tự sinh. Các thuật toán định danh bao gồm:



Hình 4.2: Giao diện chính - Chế độ Quét dải tần và Đồ thị Bode

4.2.1 Thuật toán tính Hệ số khuếch đại (Gain Calculation)

Để hạn chế sai số quá lớn (Outlier) sinh ra bởi nhiễu dạng Gauss trên đỉnh sóng (Peak), thuật toán được thiết kế chuyên sâu dùng thông số kỹ thuật RMS (Root Mean Square - Căn quân phương) làm quy chuẩn. Phương thức nội suy Gain dB giúp cho đường đo Bode trở nên cực mượt ngay cả khi tỉ lệ nhiễu vượt 2%.

4.2.2 Thuật toán Tương quan chéo đo Phase (Cross-Correlation)

Dự án thay thế phương pháp "Tìm điểm cắt góc không" (Zero-crossing detector) truyền thống bằng thuật toán Tương quan chéo (Cross-correlation). Phép toán này đối sánh hai chuỗi tín hiệu $v_{in}[n]$ và $v_{out}[n]$ để tìm ra độ trễ thời gian τ tối ưu nhất:

$$R_{xy}[k] = \sum_n v_{in}[n] \cdot v_{out}[n + k] \quad (4.1)$$

Giá trị chỉ số k ứng với $R_{xy}[k]$ cực đại chính là số mẫu trễ giữa hai tín hiệu. Từ đó, độ lệch pha $\Delta\phi$ được tính toán chính xác:

$$\Delta\phi = \frac{k_{max}}{N} \times 360^\circ \times \frac{f}{f_s} \quad (4.2)$$

Đặc trưng lớn của phương pháp này là khả năng loại bỏ nhiễu trắng và sai số tại các điểm cắt góc không, đảm bảo kết quả đo pha ổn định ngay cả khi tín hiệu bị suy giảm biên độ mạnh hoặc có độ nhiễu cao.

4.3 Giao thức truyền thông giữa Máy tính và Vi điều khiển

Để đảm bảo việc truyền tải dữ liệu tốc độ cao và tin cậy qua cổng USB CDC (Virtual COM Port), hệ thống sử dụng một giao thức đóng gói dữ liệu (Packetization) tùy chỉnh. Giao thức này giúp phân biệt các loại dữ liệu (dữ liệu sóng thời gian thực, dữ liệu quét Bode) và kiểm tra tính toàn vẹn của dữ liệu.

4.3.1 Cấu trúc gói tin (Packet Structure)

Mỗi gói tin được bắt đầu bằng chuỗi định danh (Header) và kết thúc bằng mã kiểm tra (Checksum). Cấu trúc chi tiết của một gói tin được mô tả trong Bảng 4.1.

Bảng 4.1: Cấu trúc gói tin truyền thông

Trường dữ liệu	Kích thước	Mô tả
Header 1	1 byte	Giá trị cố định 0xAA
Header 2	1 byte	Giá trị cố định 0xBB
Frame Type	1 byte	Loại khung dữ liệu (OSC, Bode, ...)
Payload Length	2 bytes	Độ dài phần dữ liệu (Big Endian)
Payload	N bytes	Dữ liệu thực tế (Samples, Results)
Checksum	1 byte	Mã kiểm tra XOR toàn bộ Payload

4.3.2 Định nghĩa các loại khung dữ liệu (Frame Types)

Hệ thống quy định các mã loại khung để phần mềm Desktop có thể phân tách dữ liệu chính xác:

- **0x01 (OSC_STREAM):** Luồng dữ liệu oscilloscope thời gian thực. Dữ liệu bao gồm các cặp mẫu từ 2 kênh ADC, mỗi mẫu định dạng `uint16_t`.
- **0x02 (BODE_DATA):** Dữ liệu kết quả sau khi đo đặc tại một điểm tần số lẻ trong chu kỳ quét Bode.
- **0x03 (OSC_CAPTURE):** Chế độ chụp dữ liệu tĩnh hoặc dữ liệu FFT đã được xử lý sơ bộ tại MCU.

4.3.3 Cơ chế kiểm soát lỗi

Hệ thống sử dụng thuật toán XOR checksum để kiểm tra tính toàn vẹn của phần Payload. Phía ứng dụng Desktop sau khi nhận đủ số lượng byte theo Payload Length sẽ thực hiện tính toán lại giá trị XOR của toàn bộ chuỗi dữ liệu nhận được và đối soát với byte Checksum cuối cùng. Nếu xảy ra sai lệch, gói tin sẽ bị hủy để bảo vệ tính chính xác cho các bước hậu xử lý DSP.

4.3.4 Xử lý luồng dữ liệu và Hiển thị đồ họa

Để đảm bảo trải nghiệm người dùng mượt mà, phần mềm Desktop được thiết kế dựa trên cơ chế đa luồng (Multi-threading). Luồng nhận dữ liệu hoạt động độc lập, liên tục giải mã các gói tin từ cổng Serial và đẩy vào hàng đợi (Queue).

Luồng chính (Main GUI Thread) sẽ thực hiện quét hàng đợi và cập nhật dữ liệu lên các thành phần đồ họa:

- **Giao diện Oscilloscope:** Sử dụng thư viện `pyqtgraph` để tối ưu hiệu năng vẽ điểm. Dữ liệu sóng được cập nhật với tần số làm tươi cao, cho phép quan sát trực quan sự thay đổi của tín hiệu theo thời gian thực.

- **Đồ thị Bode:** Các điểm dữ liệu Gain và Phase sau khi quét tần số được tích lũy và biểu diễn trên hệ trục tọa độ Logarit. Việc tách biệt xử lý giúp ứng dụng vẫn có thể phản hồi các thao tác của người dùng ngay cả khi đang thực hiện tính toán DSP phức tạp.

TÀI LIỆU THAM KHẢO

- [1] STMicroelectronics, *STM32F407xx Datasheet - ARM Cortex-M4 32b MCU+FPU*, 2021.
- [2] Riverbank Computing, *PyQt6 Documentation - Python Bindings for the Qt Cross Platform Application Framework*, 2023.
- [3] Scipy Contributors, *SciPy Documentation v1.11*, 2023. [Online]. Available: <https://docs.scipy.org/doc/scipy/>
- [4] Luke Campagnola, *Pyqtgraph Documentation - Scientific Graphics and GUI Library for Python*, 2023. [Online]. Available: <https://www.pyqtgraph.org/>